

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平9-22362

(43) 公開日 平成9年(1997) 1月21日

(51) Int.Cl.⁶

G 0 6 F 9/45

識別記号

庁内整理番号

9189-5B

9189-5B

F I

G 0 6 F 9/44

技術表示箇所

3 2 2 H

3 2 2 F

審査請求 未請求 請求項の数6 F D (全 16 頁)

(21) 出願番号 特願平8-99596

(22) 出願日 平成8年(1996) 3月29日

(31) 優先権主張番号 08/414267

(32) 優先日 1995年3月31日

(33) 優先権主張国 米国 (US)

(71) 出願人 591064003

サン・マイクロシステムズ・インコーポレ
ーテッド

SUN MICROSYSTEMS, IN
CORPORATED

アメリカ合衆国 94043 カリフォルニア
州・マウンテンビュー・ガルシア アヴェ
ニュー・2550

(72) 発明者 ダニエル・ディ・グローヴ

アメリカ合衆国 94043 カリフォルニア
州・マウンテンビュー・ルース アヴェニ
ュ・345

(74) 代理人 弁理士 山川 政樹

最終頁に続く


(54) 【発明の名称】 コンピュータシステムおよびコンピュータ制御方法

(57) 【要約】

【課題】 ターゲットコンピュータプログラムの一部内の生変数集合をより正確にかつ効率的に確認して、コンピュータの中央演算処理装置内のメモリレジスタをより正確に割り当てるための最適化コンパイラのプロセスおよび方法

【解決手段】 本発明は、制御フローグラフにファイ関数を付加するステップを含む、コンピュータプログラムへの静的単一割当て変換を実行するステップを含む。さらに、変数の使用を表す基本ブロックを、ファイ関数とファイ関数に収束する変数の定義との間で制御フローグラフに付加する。次いで、逆方向データフロー解析を実行して、生変数集合を確認する。ファイ関数の引数内の変数は、このデータフロー解析ではそれらの変数の使用として含まれない。データフロー解析は、生変数集合が反復の間で一定になるまで反復して実行される。

最適化コンパイラ・後端ラベル生成



1

【特許請求の範囲】

【請求項1】 中央演算処理装置（CPU）と、前記CPUに結合されたランダムアクセスメモリ（RAM）とを有し、固定した数のCPUレジスタを有するターゲットコンピュータアーキテクチャ上で動作するように目的プログラムをコンパイルする際に使用するコンピュータシステムにおいて、

前端コンパイラとコードオブティマイザと後端コード生成器とを有して前記コンピュータシステム内に常駐するコンパイラシステムを含み、

前記コードオブティマイザは目的プログラム中の基本ブロック用の生変数の集合を決定するように構成され、前記ターゲットコンピュータアーキテクチャ内の前記固定した数のCPUレジスタを、その固定した数のCPUレジスタのうちの一つのレジスタ内ではなくコンピュータメモリ内に記憶する必要のある前記生変数の集合内の変数の数が最小となるように、前記生変数の集合に割り当てることができ、前記コードオブティマイザが、制御フローグラフの少なくとも一部に、前記制御フローグラフ中の変数の使用を表すダミーブロックをファイ関数ノードの前に挿入し、かつ前記ダミーブロックを考慮することによって生変数の集合を決定するコンピュータシステム。

【請求項2】 複数のCPUレジスタを有するターゲットコンピュータアーキテクチャ上で動作するように目的プログラムをコンパイルするコンパイラシステムにおいて、

前記目的プログラムのソースコードを入力として受け取り、かつ対応する中間コード集合を出力するように構成された前端部分と、

前記前端部分に結合され、かつ前記中間コードの集合を入力として受け取りかつ第2の中間コードの集合を出力するように構成されたコードオブティマイザとを含み、前記第2の中間コードの集合が、前記ターゲットコンピュータアーキテクチャの前記複数のCPUレジスタを、前記複数のCPUレジスタ内ではなくコンピュータメモリ内に記憶する必要のある前記生変数の集合内の変数の数が最小となるように、前記目的プログラム中の基本ブロックの生変数の集合に割り当てる前記目的プログラム用のコードを含み、前記コードオブティマイザが、制御フローグラフの少なくとも一部に、前記制御フローグラフ中の変数の使用を表すダミーブロックをファイ関数ノードの前に挿入し、かつ前記ダミーブロックを考慮することによって生変数の集合を決定するコンパイラシステム。

【請求項3】 複数のCPUレジスタを有するターゲットコンピュータアーキテクチャ上で動作するように目的プログラムをコンパイルするコンパイラシステムで使用するためのコードオブティマイザにおいて、

前記目的プログラムの中間コード表現を入力として受け

2

取るように構成された第1の部分と、

前記第1の部分に結合され、かつ前記目的プログラムの基本ブロックの生変数の集合を決定するように構成された第2の部分と、

前記第2の部分に結合され、かつ前記ターゲットコンピュータアーキテクチャの前記複数のCPUレジスタを、前記複数のCPUレジスタ内ではなくコンピュータメモリ内に記憶する必要のある前記生変数の集合内の変数の数が最小となるように、前記目的プログラムの基本ブロックの生変数の集合に割り当てるように構成された第3の部分とを含み、その第3の部分が、制御フローグラフの少なくとも一部に、前記制御フローグラフ中の変数の使用を表すダミーブロックをファイ関数ノードの前に挿入し、かつ前記ダミーブロックを考慮することによって生変数の集合を決定するコードオブティマイザ。

【請求項4】 目的プログラム中の変数の生集合を、固定した数のCPUレジスタのうちの一つのレジスタ内ではなくコンピュータメモリ内に記憶する必要のある前記生変数の集合内の変数の数が最小となるように、ターゲットコンピュータアーキテクチャ内の前記固定した数のCPUレジスタに割り当てるコンピュータ制御方法において、

前記目的プログラムの手順を表す干渉グラフを構成するステップと、

前記目的プログラムの制御フローグラフにファイ関数を付加するステップを含む、前記目的プログラムの前記手順の静的単一割当て変換を実行するサブステップと、制御フローグラフ中の変数の使用を表す使用ブロック

を、ファイ関数と前記変数の定義を含むブロックとの間に挿入するサブステップと、

制御フローグラフの逆方向データフロー解析によって目的プログラム中の基本ブロックの変数の前記生集合を決定するサブステップと、

変数の生集合を固定した数のCPUレジスタにマップするサブステップとによって目的プログラムの変数の生集合を決定するステップとを含む方法。

【請求項5】 固定した数のCPUレジスタを有するターゲットコンピュータアーキテクチャ上で動作するようにコンパイルされた目的プログラムの2進コードを最適化するコンピュータ制御方法において、

前記目的プログラムのソースコードを受け取り、かつ前記ターゲットコンピュータアーキテクチャ上で処理できる前記目的プログラムを表す2進コードを出力するように構成され、前端部分とコードオブティマイザ分と後端コード生成器を含むコンパイラシステムを用意するステップと、

前記コンパイラシステムの前記前端部分から中間コードを受け取り、かつ前記目的プログラムを表す前記中間コード内の変数の生集合を前記ターゲットコンピュータアーキテクチャ内の前記固定した数のCPUレジスタに、

10

20

30

40

50

3

前記固定した数のCPUレジスタ内ではなくメモリ内に記憶しなければならない変数の前記生集合内の変数の数が最小となるように、割り当てるように構成された前記コンパイラシステムのコード最適化マイザを用意するステップとを含み、前記目的プログラムを表す前記中間コード内の変数の生集合を前記固定した数のCPUレジスタに割り当てる際に、

前記目的プログラムの手順を表す干渉グラフを構成し、前記目的プログラムの制御フローグラフにファイ関数を付加するステップを含む、前記目的プログラムの前記手順の静的単一割当て変換を実行するサブステップと、制御フローグラフ中の変数の使用を表す使用ブロックを、ファイ関数と前記変数の定義を含むブロックとの間に挿入するサブステップと制御フローグラフの逆方向データフロー解析によって目的プログラム中の基本ブロックの変数の前記生集合を決定するサブステップとによって目的プログラムの変数の生集合を決定し、変数の生集合を固定した数のCPUレジスタにマップし、

前記固定した数のCPUレジスタ内ではなくメモリ内に記憶される必要のある変数の前記生集合内の変数の数が最小となるような、前記目的プログラム中の変数の前記生集合の、前記ターゲットコンピュータアーキテクチャ内の前記固定した数のCPUレジスタへの割当てを含む、前記目的プログラムの第2の中間コードバージョンを前記後端コード生成器に出力することによって実行され、それによって前記目的プログラムの2進コードが最適化される方法。

【請求項6】 制御フローグラフの少なくとも一部に、前記制御フローグラフ中の変数の使用を表すダミーブロックをファイ関数ノードの前に挿入するステップと、前記ダミーブロックを考慮することによって生変数の集合を決定するステップとを含む、目的プログラムの生変数の集合を決定するコンパイラのコード最適化マイザ分を改善するコンピュータ制御方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、コンピュータシステムの最適化コンパイラの分野に関する。さらに具体的には、最適化コンパイラのコード最適化パスの間に使用可能な中央演算処理装置（「CPU」）レジスタに生変数を割り振るための改善された方法および装置に関する。

【0002】

【従来の技術】コンピュータプログラムは、それらの実行時間中およびメモリ使用中にできるだけ効率的であることが望ましい。このような要求から最適化コンパイラが開発されることになった。最適化コンパイラは、一般に、コンパイラ前段とコンパイラ後段の間にあるコード最適化マイザを含む。コード最適化マイザは、入力

4

として「中間コード」出力をコンパイラ前段によって受け取り、このコードに基づいてそれに対して様々な変換を実行するように動作し、その結果より迅速かつ効率的な目的プログラムが得られる。変換されたコードは、コンパイラ後段に送られ、次いでコンパイラ後段がそのコードを関係する特定の機械（すなわちSPARC、X86、IBMなど）用に2進形に変換する。コード最適化マイザ自体は、できるだけ迅速かつメモリ効率が高い必要がある。

10 【0003】例えば、たいていのコード最適化マイザは、ターゲットコンピュータ内の使用可能なCPUレジスタの使用を最適化しようと試みる。これは、グラフ作成技法やフロー制御技法を使用して、目的プログラムの「生変数集合」を決定し、かつプログラム実行中にレジスタからメモリ内に「スpill (spill)」する」必要のある変数の数が最小となるように、プログラムコードを再配置することによって行われる。このレジスタ割当てプロセスは、コンパイルされる普通の目的プログラムでは数百個の変数に基づいて動作する必要があり、また
20 科学的目的プログラムでは1万〜2万個もの変数が必要となる。したがって、このような多数の目的プログラム変数を処理する場合、コード最適化マイザ自体は、過度に時間を浪費し、また最適化計算を正確に処理しなければ、これらのレジスタ割当て計算を行う際にメモリを過度に使用する恐れがある。

【0004】過去において、一般的には最適化コンパイラを開発する試み、具体的にはそれ自体できるだけ効率的に動作するコード最適化マイザ・モジュールを開発する試みが行われてきた。最適化コンパイラと使用する
30 関連技法についての一般的な検討は、Alfred V. Aho, Ravi SethiおよびJeffrey D. Ullman著の教科書「Compilers: Principles, Techniques and Tools」Addison-Wesley Publishing Co 1988, ISBN 0-201-10088-6、特に9章および10章、513〜723頁に記載されている。コード最適化マイザの計算時間を短縮するそのような試みの一つは、レジスタ割当てプロセスにおいて「生変数集合」を計算する時間を短縮することである。通常、制御フローグラフ中の生変数の計算には、 N^2 回の計算とメモリ記憶空間が必要となる。ただし、 N は関係する変数の数である。計算時間を短縮するこのような試みでは、関係する「生変数集合」を見つけるための方法は、目的の静的単一割当て（「SSA」）グラフを構成し、かつ「Φ関数」または制御フローパスが結合し、かつ異なる値が融合する「Φノード」と呼ばれる特殊な定義をグラフに挿入することを必要とした。この方法では、変数の数の計算が N^2 回から
40 N 回にまで減少し、時間とメモリ使用量が大幅に減少した。この方法は、参照することにより本明細書の一部と

なる、Preston BriggsのPhD. 論文「Register Allocation via Graph Coloring」Rice University、1992年4月に記載されている。しかしながら、Briggsのこの方法では、「生集合」中のいくつかの変数が、実際には可能であっても、レジスタ内で他の変数と共存できない（したがって変数がメモリ内にスピルされる）と考えられるので、変数の「スピル」が必要以上に多くなる。

【0005】

【発明が解決しようとする課題】本発明では、簡潔な方法を使用して、これらの誤った変数のスピルを減らし、それによってコードオブティマイザ自体の効率を低下させることなく目的プログラムの効率を上げることを目的としている。

【0006】本発明の目的、特徴および利点は、以下の説明からさらに明らかとなろう。

【0007】

【課題を解決するための手段】本発明は、最適化コンパイラ内で機械レジスタを目的プログラムの「生変数集合」に割り振る際に変数のスピルを最小限に抑えるための経済的、高性能、適応性のあるシステムおよび方法を提供することによって、上述のシステムの欠点を克服する。好ましい実施態様では、変数定義ノードの直後に、ダミーブロック（「使用」ブロックと呼ぶ）をフロー制御グラフ中に挿入する。次いで、これらの「使用」ブロックを検討し「関数」は検討しないように、プロセスを決定する「生変数集合」を変更する。この変更されたプロセスは、上述の誤った変数のスピルを最小限に抑える効果がある。

【0008】本発明の一態様では、目的プログラムの基本ブロックの生変数の集合を決定し、かつ変数のスピルが最小になるようにターゲットコンピュータアーキテクチャのCPUレジスタを生変数の集合に割り振るように構成された部分を有し、制御フローグラフの少なくとも一部に、前記制御フローグラフ中の変数の使用を表すダミーブロックをファイ関数ノードの前に挿入し、かつ前記ダミーブロックを検討することによって生変数の集合を決定する、コンパイラシステムで使用するためのコードオブティマイザが提供される。

【0009】本発明の他の態様では、目的プログラムを表す第2の中間コードを生成するコードオブティマイザが、前記プロセスに従って目的プログラムの生変数集合を発生して、この生変数集合をターゲットコンピュータアーキテクチャの指定されたCPUレジスタにマップし、ファイ関数ノードの前に制御フローグラフ中の変数の使用を表すダミーブロックを前記制御フローグラフの少なくとも一部に挿入し、かつ前記ダミーブロックを検討することによって生変数の集合を決定するコンパイラシステムが提供される。

【0010】本発明の他の態様では、前記プロセスに従って目的プログラムの生変数の集合を決定し、かつこの生変数集合を指定されたCPUレジスタにマップするように構成され、制御フローグラフの少なくとも一部に、前記制御フローグラフ中の変数の使用を表すダミーブロックをファイ関数ノードの前に挿入し、かつ前記ダミーブロックを検討することによって生変数の集合を決定するコードオブティマイザを含むコンパイラシステムを含む、固定した数のCPUレジスタを有するターゲットコンピュータアーキテクチャ上で動作するように目的プログラムをコンパイルする際に使用するコンピュータシステムが提供される。

【0011】本発明の他の態様では、制御フローグラフの少なくとも一部に、前記制御フローグラフ中の変数の使用を表すダミーブロックをファイ関数ノードの前に挿入し、かつ前記ダミーブロックを検討することによって生変数の集合を決定する、コンパイラ中の生変数の集合をCPUレジスタの指定された集合に割り振って、目的プログラムの動作を最適化するコンピュータ制御方法が提供される。

【0012】

【発明の実施の形態】表記法および用語以下の詳細な説明は、主として、コンピュータメモリ内のデータビットに基づく動作の手順および記号表現の形で表されている。これらの手順の説明および表現は、データ処理技術分野の熟練者が彼らの仕事の要旨を当分野の他の熟練者に最も効率的に伝えるのに使用する手段である。

【0013】本願では、手順は、一般に、所望の結果が得られる自己矛盾のないステップの連続だと考える。これらのステップは物理的量の物理操作を要するものである。通常、必ずしもそうではないが、これらの量は、記憶、転送、組合せ、比較、それ以外の操作が可能な電気信号や磁気信号の形をとる。主として通常の使用の理由から、これらの信号をビット、値、要素、記号、文字、用語、番号などと呼ぶと便利なが多い。しかしながら、これらおよび同様な用語はすべて、適切な物理量に関連し、かつこれらの量に適用された便利な表示に過ぎないことに留意されたい。

【0014】さらに、行われる操作は、加算や比較など、通常人間のオペレータが行う頭脳操作に関連する用語で呼ばれることが多い。人間のオペレータのそのような能力は、本発明の一部を成す本願に記載されているどの操作においても不要であり、たいいていの場合望ましくない。すなわち、操作は機械操作である。本発明の操作を実行する有用な機械は、汎用デジタルコンピュータまたは同様な装置である。すべての場合に、コンピュータを操作する方法操作と計算の方法自体の相違に留意されたい。本発明は、電気物理信号や他の物理信号（例えば、磁気物理信号、化学物理信号）を処理して他の所望の物理信号を発生させる際にコンピュータを操作する

方法ステップに関する。

【0015】本発明は、これらの操作を実行する装置にも関する。この装置は、所要の目的用に特別に構成されている。すなわち、コンピュータ内に記憶されたコンピュータプログラムによって選択的に活動化されたり再構成される汎用コンピュータを含んでいる。本願に提示した手順は、本来、特定のコンピュータまたは他の装置に関するものではない。特に、本願の教示に従って書き込まれたプログラムとともに、様々な汎用機械が使用できる。すなわち、所要の方法ステップを実行するように、より特殊化された装置を構成するほうが便利である。これらの様々な機械に必要とされる構造は、以下の記述から明らかとなる。

【0016】最適化コンパイラのコード最適化パスの際に使用可能な中央演算処理装置（「CPU」）レジスタに生変数を割り振り、変数のレジスタ「スピル」を最小限に抑える装置および方法を開示する。以下の記述では、説明を目的として、本発明を完全に理解できるように、特定の命令呼出し、モジュールなどを示してある。しかしながら、本発明がこれらの特定の詳細なしに実行できることは当業者には明らかであろう。他の例では、本発明が不必要にあいまいにならないように、周知の回路および装置をブロック図形式で示してある。同様に、好ましい実施形態では、ユニプロセッサコンピュータシステムおよびマルチプロセッサコンピュータシステムならびにソラリスオペレーティングシステムを利用する。これらはすべてSun Microsystems, Inc. が製造および販売している。しかしながら、本発明は、他のコンピュータハードウェアシステム上でも実施でき、また他の互換なオペレーティングシステムを使用しても実施できる。

【0017】動作環境

本発明が使用される環境は、広く一般に普及したコンピュータシステムを取り巻いている。そこでは、汎用コンピュータやワークステーションやパーソナルコンピュータが、クライアントサーバ配置内で様々な形式の通信リンクを介して接続され、システムの他の部材によって実行およびアクセスできるように、プログラムおよびデータが、多くはオブジェクトの形で、システムの様々な部材によって使用可能となっている。汎用ワークステーションコンピュータのいくつかの要素を図1に示す。図1には、入出力（「I/O」）部2、中央演算処理装置（「CPU」）3、およびメモリ部4を有するプロセッサ1が示されている。入出力（「I/O」）部2は、キーボード5、ディスプレイ装置6、ディスク記憶装置9、およびCD-ROM駆動装置7に接続される。CD-ROM駆動装置7は、一般にプログラム10とデータを含むCD-ROM媒体8を読むことができる。図2は、前端コンパイラ24、コードオブティマイザ26、および後端コード生成器28を含む、代表的な最適化コ

ンパイラ20を示す。コンパイラの前端24は、ソース言語22内に書き込まれたプログラムを入力として受け取り、この言語に対して様々な字句、構文および意味の解析を実行し、目的プログラムを表すコード32の中間集合を出力する。この中間コード32は、迅速に動作する機械コードが得られるように中間コードを改善しようと試みるコードオブティマイザ26モジュールへの入力として使用される。コードオブティマイザ26の中のいくつかは些細なものであり、他のものは様々な計算を行って、可能な最も効率的な目的プログラムをつくり出そうと試みる。この後者のタイプは、「最適化コンパイラ」と呼ばれ、共通の部分式の削除、無意味なコードの削除、一時変数の名前変更、および2つの独立した隣接するステートメントの交換ならびにレジスタ割当てなどのコード変換を含む。

【0018】図3は、最適化コンパイラ40の代表的な編成を示す。中間コードのエントリ上に（42）制御フローグラフを構成する（44）。この段階で、上述のコード変換（共通の部分式の削除、無意味なコードの削除、一時変数の名前変更、および2つの独立した隣接するステートメントの交換など）を行う（46）。命令のスケジューリングまたは「パイプライン化」はこの時点で行う（48）。次いで「レジスタ割当て」を実行し（50）、変更されたコードを書き出して、コンパイラ後端がそのコードをターゲット機械（すなわちSPARC, X86など）の2進言語に変換する（58）。出願者の発明の焦点は、この「レジスタ割当て」50のプロセスである。

【0019】レジスタ割当てについての従来のコンピュータの中央演算処理装置（CPU）は、一般に、迅速なアクセスのために様々なデータが記憶される一組のレジスタを含む。コンピュータプログラムの実行中、プログラム中に存在する変数の値は、普通、これらのレジスタ内に記憶される。現代のCPUは、普通、32〜64個の浮動小数点レジスタを所有する。多くの業務関連アプリケーションプログラムには十分であるが、科学用途に関連するプログラムは、通常、使用可能なレジスタの数よりもはるかに多くの変数を使用する。プログラム中に存在する変数が多すぎる場合、過剰な変数の値は、普通、キャッシュメモリ内に記憶されるか、あるいは従来のランダムアクセスメモリ内に記憶される。キャッシュ内かまたは従来のメモリ内に記憶される変数の値へのアクセスには、CPUのレジスタに記憶される値にアクセスするよりもはるかに多くの時間がかかる。一般に、キャッシュメモリ内に記憶される変数へのCPUアクセスは、CPUレジスタにアクセスするのに要する時間よりも2倍から3倍遅い。従来のメモリへのアクセスは、普通、CPUレジスタのアクセス時間よりも30倍から50倍遅い。したがって、プログラムは、変数の値が、CPUレジスタではなくキャッシュ内か従来のメモリ内の

どちらかに記憶される場合、はるかに実行速度が遅くなる傾向がある。キャッシュメモリ内か従来のメモリ内の変数の記憶は、普通、スピルオーバーと呼ばれる。

【0020】スピルオーバーの影響を回避するまたは最小限に抑えるために、相当の技術上の努力が向けられてきた。例えば、プログラムの初めに使用される変数は、そのプログラムの終わりには使用されないことが多い。したがって、プログラムの初めにのみ使用される変数の値を記憶するように割り当てられたCPUレジスタは、第1の変数が使用されていない場合、プログラムの残部の実行中、異なる変数への割当てによってより効率的に使用される。プログラムの一部の実行中に使用される変数は、プログラムのその部分が実行されている間、生と呼ばれることが多い。プログラムの一部の実行中に生である変数の集合、すなわちそのプログラムの部分の「生変数集合」を決定することによって、CPUレジスタのより効率的な割当てが可能になる。プログラムの各部分が実行されると、そのプログラムの部分の生集合のメンバーである変数のみをCPUレジスタ内に記憶する必要がある。

【0021】一般に、グラフ色付けなど、高度な解析プロセスが、プログラム変数の優先順位付けおよびレジスタの割当てに使用される。これらの技法の例は、論文「Register Allocation And Spilling Via Graph Coloring」SIGPLAN Notices, 17 (6) : 96-105頁、1982年6月、Proceedings of the ACM SIGPLAN 1982 Symposium on Compiler Constructionに提示されている。生変数の優先順位付けおよびCPUレジスタの割当てに使用されるグラフ色付け技法の他の調査は、参照により本明細書の一部となる、前出のPreston BriggsのPhD. 論文「Register Allocation Via Graph Coloring」に開示されている。

【0022】様々なプログラム変数優先順位付けプロセスおよびレジスタの割当て技法が存在し、今日使用されているが、これらの技法はすべて、コンピュータプログラムの様々な部分それぞれについて生変数集合を正確に確認することに依拠する。現在、生変数集合を決定するための種々様々な技法が使用できる。しかし、残念ながら、これらの従来の技法は、計算が集中的で、不正確か、またはその両方である。生変数集合を決定するための一つの技法の例は、定義使用連鎖を解析することである。生変数集合を決定するための他の技法は、プログラムの静的単一割当て(「SSA」)変換を解析することである。静的単一割当て変換技法は、通常、定義使用連鎖の解析よりもいくつかの利点を有すると考えられる。一般に、SSA変換は、解析中のコンピュータプログラ

ムのサイズが増大するにつれて、定義使用連鎖よりも遅い速度でサイズが大きくなる傾向がある。したがって、SSA変換に基づくプロセスを使用する最適化コンパイラは、定義使用連鎖に関連するプロセスに依拠するものよりも、動作が迅速であり、メモリの消費が少なくなる傾向がある。値番号付け、無意味なコードの削除、一定の伝搬など、一般に最適化コンパイラによって実行されるいくつかの他の機能も、定義使用連鎖タイプのプロセスに基づくプロセスの代わりにSSA変換を使用すれば、より効率的に実行できる。しかし、残念ながら、SSA変換は、SSA変換に基づく逆方向データフロー解析を実行することによって生変数集合を決定する場合、必ず不正確な結果が得られる。本発明は、SSA変換に関連する方法論に基づく生変数集合を決定するより正確かつ効率的な方法を提供する。

【0023】次に、図4を参照すると、代表的なレジスタ割当て部70の編成が示されている。これは、図3のブロック50に対応する。レジスタ割当てルーチン72へのエントリ上に「制御フローグラフ」技法を使用して「干渉グラフ」を構成する(74)。「干渉グラフ」構成について以下に詳細に説明する。「フローグラフ」は、そのノードが目的プログラムの「基本ブロック」である有向グラフである。「基本ブロック」は、制御の流れがブロックの初めに入り、停止せずにまたは終わりを除いて分岐する可能性なしにブロックの終わりから出る一連の連続的なステートメントである。引き続き図4で、干渉グラフを構成した(74)後、干渉グラフを色付けする順序を選択する(78)。次いで、干渉グラフ中で確認された「仮想レジスタ」を「物理レジスタ」集合内にマップする試みを行う。このマッピングプロセス中、レジスタ内にマップできない変数は、メモリに「スピル」するためにフラグ付けする。仮想レジスタの確認された集合のマッピングの「成功」は、二つの隣接するノードが、可能なすべてのノードの対について異なる色(すなわち実際のレジスタ)を有するグラフとして定義される。したがって、図4では、「成功」についてのテスト80を行い、成功82であれば、すべてのレジスタが変数の衝突なしに目的プログラムに割り振られると、レジスタ割当て部ルーチンが励起される(84)。「成功」でなければ(88)、前に「スピル」されるようにマーク付けされた変数をメモリに割り当てし(86)、レジスタ割当てルーチンをスピルされた変数なしに再び開始する(74)。この反復手順は上記で定義された「成功」が達成されるまで続く。

【0024】次に、図5を参照すると、干渉グラフを構成する(90)手順が記載されている。このルーチンへのエントリ92上で第1の基本ブロックが識別される(94)。基本ブロックの終わりから始めて、ブロックの終わりの生変数集合内にある仮想レジスタを決定する(96)。基本ブロックの終わりからの各命令がブロッ

クの開始と逆方向に働く場合、命令と現在の生変数集合とによって定義される各仮想レジスタ間にエッジを生成する(98)。命令によって「定義」される各仮想レジスタを生変数集合から除去し(100)、命令によって「使用」される各仮想レジスタを生変数集合に「付加」する(102)。このプロセスをブロック内の各命令に対して実行し、ブロック内に命令がなくなったら(106)、完了するブロックがまだあるか次のブロックを確認する(110)。すべてのブロックをこのように処理したら(112)、この目的手順についての干渉グラフが完了する。この段階で、干渉グラフを使用して、図4を参照して上述したように、目的手順内の仮想レジスタをCPUの物理レジスタ内にマップする試みを行う。本発明の好ましい実施形態では、各基本ブロック(図5のブロック96)の終わりに生変数の集合を見つけるプロセスにおける改善を確認する。この改善は、プログラムのグラフ形式がSSA形式内にある場合、レジスタ割当て/マッピングの故障を訂正するように設計される。そのような故障の結果、いくつかの変数が、その必要がない場合にメモリにスピルされることになる(したがって目的プログラムの動作時間が遅くなる)。これらの改善は、図6に示す各ブロックの生集合内の変数を見つけるプロセス120の文脈で述べられている。

【0025】次に、図6を参照すると、図5のブロック96のプロセスの詳細な図が示されている。このプロセスへのエントリ122上でファイ関数(Φ関数)の引数の使用を備えたダミーブロックが制御フローグラフに付加される(124)。これらのダミーブロックを、Φ関数ブロックの前に、Φ関数に結合されるエッジに付加する。これらのΦ関数について以下に詳細に説明する。次に、各ブロックの初めの生集合を空集合に初期化する

(126)。この手順についての全体的な制御である大域変化フラグをFALSEに初期化する(130)。次いで、目的プログラムの終わりに始めて、目的プログラム内の各基本ブロックに逆方向に働いてプロセスが、ブロックの終わりで生である変数を見つける。このプロセスは、手順131内の最後のブロックを得ることによって始まる。目的ブロックの終わりに生である変数の集合の現在の近似値を決定するために、プロセスは、制御フローグラフ中の目的ブロックの継承者である各ブロックの初めに変数の集合を結合する(132)。次いで、基本ブロック内の最後の命令133からブロック内の最初の命令まで働いて、命令がダミーブロック内で「使用」であれば、「使用された」変数(仮想レジスタ)を生集合に付加する(134)。命令が「Φ関数」であれば、Φ関数によって定義される仮想レジスタを生集合から引き(136)、Φ関数の引数は生集合には付加されない。他のすべての命令に対して、「定義」された仮想レジスタを引き、仮想レジスタが「使用」されている場合はそれを生集合に付加する(138)。処理されたば

かりの最新の命令がブロック内の第1の命令である場合(144)、これは、ブロックが完了したことを意味する。生集合を検査して、このブロックの処理の初めから変化したかどうかを確認する(146)。そうであれば(148)、大域変化フラグをTRUEに設定し(150)、制御がブロック(154)に行く。生集合が変化しなければ(152)、プロセスに対して基本ブロックがまだあるかどうかに関して決定を行う(154)。そうであれば(156)、プロセスが他のブロック(160)を得て、このブロックについてのプロセスをブロック(132)から始めて繰り返す。現在のブロックに関するこのプロセスループは、このブロックについての生変数の集合の決定が行われる時点で生集合が変化しなくなるまで(152)続く。基本ブロックがまだあれば(156)、他のブロックのポインタを得て(160)、プロセスをブロック(132)から始めて繰り返す。すべてのブロックが完了したら(158)、変化フラグをテストし(162)、TRUEであれば(168)、プロセスをブロック(130)から再び繰り返す。変化フラグがFalseであれば(164)、生集合の決定は完了である(166)。次に、このプロセス、および変数がどのように変化し、ダミーブロックとΦ関数ブロックがどのように使用されるかのプロセスについて以下に詳細に説明する。

【0026】図7を参照すると、コンピュータプログラムの例示部分についての制御フローグラフ210が示されている。本発明の一つの態様によれば、生変数の集合は、この部分と、プログラムのあらゆる他の部分とについて決定される。これらの生変数集合を決定してしまえば、CPUレジスタのより効率的な割当てを実行できる。例えば、図7に示されたプログラム部分の生変数集合の内ない変数の値をプログラムのこの部分の実行中にCPUレジスタ内に記憶する必要はない。生変数集合を決定するために、最初に、図7の制御フローグラフ210中に示されたプログラム部分を基本ブロックの集合に分割する。上述のように、基本ブロックは、基本ブロック内のコードの各行が、そのブロック内のコードの第1の行が実行される場合に必ず実行されるという特性を有するコンピュータプログラム内のコードの一部である。基本ブロックは、本質的にプログラムの自立部分であり、恐らく、ブロック内の最後の行を除いて、プログラムの他の部分への分岐命令を含まない。

【0027】制御フローグラフ210によって示されたプログラム部分は、すでにブロック212、214、216、218、219、222および224など、基本ブロックに区分されていると考えられる。説明の目的のために、図7に示される基本ブロック212~224のいくつかは、Xなどの変数の様々な例示的な定義および用法を含む。したがって、基本ブロック212は、初期定義X=Yを含み、一方、基本ブロック219は、式X

= $X + 1$ の変数の定義と用法の両方を含む。他の基本ブロックは、様々なコンピュータプログラミング言語で一般に使用される形式の例示的な分岐型命令を含むと考えられる。例えば、基本ブロック 214 は、ブロック 216 ~ 222 を含むループを形成すると考えられる。基本ブロック 214 内の条件「while」文と、基本ブロック 216 内の条件「if」文はどちらも、それらのそれぞれの条件付き引数に依存する制御フロー分岐を提供する。当業者は、本願に開示したプロセスおよび装置は、いくつか多い変数の定義および使用を含む基本ブロックを有するソフトウェアプログラムにも応用できることを理解するであろう。図 7 に示される例示的なプログラム部分に示される単一の変数は、単に例示を目的とするものであり、本発明を制限するものと考えられるべきではない。

【0028】本発明の一つの態様によれば、図 7 に示される基本ブロック 212 ~ 224 についての生変数集合を決定するプロセスにおける他のステップは、制御フローグラフ 210 に静的単一割当て（「SSA」）変換を適用することである。この変換の一部として、新しい変数を参照するために、変数の定義に関する各ステートメントを名前変更する。図 8 には、図 7 に示される制御フローグラフ 210 によって表される同じプログラム部分についての制御フローグラフ 220 が示されている。図 8 の制御フローグラフ 220 では、変数 X を含む各定義文は、名前変更されている。例示の目的のために、変数 X の用語を保有しているが、変換によって付与される新しい変数名を参照するために、下付きの番号を付加してある。したがって、例えば、基本ブロック 212 内の定義 $X = Y$ は、 $X_1 = Y$ に名前変更される。同様に、基本ブロック 219 内のステートメント $X = X + 1$ は、 $X_4 = X_2 + 1$ に名前変更される。

【0029】残りの変数とともに、特殊なファイ関数ステートメントもプログラム変換に付加される。これらのファイ関数は、同じ変数の二つまたはそれ以上の異なる定義が制御フローグラフ中で収束する制御フローグラフ 220 中に含まれる。ファイ関数は、変数の新しい「定義」例であり、ファイ関数の引数は、ファイ関数に通じる変数の異なる定義を含む。例えば、基本ブロック 214 は、 X の定義中のそのような収束を表す。すなわち、基本ブロック 214 で、ステートメント「while ($X < 10$)」内の X の定義は、基本ブロック 212 によって提供される X の定義から得られるか、あるいは基本ブロック 222 によって提供される X の定義から得られる。したがって、ファイ関数は、基本ブロック 212 と 214 の間にある基本ブロック 226 として制御フローグラフ 220 中に挿入される。ファイ関数を付加することによって与えられた変数 X の新しい定義例を表すために、追加の添数付き変数「 X_2 」を提供する。

【0030】ファイ関数の引数は、ファイ関数に導く変

数の異なる値から得られる。したがって、基本ブロック 226 でのファイ関数の引数のうちの一つは、基本ブロック 212 での X_1 の定義から得られる X_1 である。しかしながら、基本ブロック 226 でのファイ関数の引数の他の部分は、基本ブロック 222 から得られる。図 8 から分かるように、基本ブロック 222 も、変数 X の異なる定義の収束を表す。すなわち、基本ブロック 222 での X の定義は、定義「 $X_3 = 10$ 」による基本ブロック 218 からか、定義「 $X_4 = X_2 + 1$ 」による基本ブロック 219 から得られる。したがって、図 8 に詳細に示すように、ファイ関数も、基本ブロック 222 の直前の基本ブロック 228 に挿入され、新しい添数付き変数「 X_5 」を備える。この新しい基本ブロック 228 内の添数付き変数 X_5 は、基本ブロック 226 内のファイ関数の引数の第 2 の最後の部分を提供する。ここで、基本ブロック 226 内のファイ関数は、「 $X_2 = \sim (X_1, X_5)$ 」のように完全に表すことができる。また、基本ブロック 228 でのファイ関数の引数は、基本ブロック 228 で収束する X の異なる定義から、すなわち基本ブロック 218 と 219 から得られる。したがって、基本ブロック 218 内の定義 $X_3 = 10$ と、基本ブロック 219 内の定義 $X_4 = X_2 + 1$ とは、基本ブロック 228 でのファイ関数の引数を与え、したがってこれを $X_5 = \Phi (X_3, X_4)$ のように完全に表すことができる。

【0031】制御フローグラフ 220 にファイ関数を付加すれば、図 7 の制御フローグラフ 210 によって表されるプログラム部分の単一静的割当て変換は完全になる。しかしながら、この変換を使用して生変数集合を決定する場合、やはり不正確な結果が得られ、実際に生でない生集合内の変数の数が過剰であることが分かっている。本発明の他の態様によれば、コンピュータプログラムの単一静的割当て変換は、ファイ関数の引数内の添数付き変数の「使用」を表す制御フローグラフ中に基本ブロックを付加することによってさらに変更される。そのような「使用」ブロックはそれぞれ、ファイ関数の引数内で使用される変数のうちのただ一つの使用を含む。これらの使用ブロックは、ファイ関数と、ファイ関数で制御フローグラフ内に収束する変数の異なる定義との間で制御フローグラフに付加される。

【0032】図 9 を参照すると、本発明による図 8 の制御フローグラフ 220 に付加された使用ブロック 233、234、236 および 238 を含む制御フローグラフ 230 が示されている。例えば、ブロック 228 のファイ関数は、その引数内に変数 X_3 と X_4 を有する。したがって、使用ブロック 233 と 234 は、ブロック 228 のファイ関数と、それぞれブロック 218 と 219 での定義 X_3 と X_4 との間で制御フローグラフ 230 に付加される。したがって、変数 X_4 の使用 $f(X_4)$ を有するブロック 233 は、その引数内に X_4 を有するブロック 228 のファイ関数と、ブロック 219 での変数 X_4

(すなわち $X_4 = X_2 + 1$) の定義との間で制御フローグラフ 230 に付加される。同様に、変数 X_2 の使用 f

(X_3) を有するブロック 234 は、(その引数内にさらに X_3 を有する) ブロック 228 のファイ関数と、ブロック 218 での変数 X_3 (すなわち $X_3 = 10$) の定義との間で付加される。

【0033】ブロック 226 で制御フローグラフ 220 内に他のファイ関数があるので、追加の使用ブロック 236 と 238 は、制御フローグラフ 230 に、ブロック 226 のファイ関数とそのファイ関数の引数内の変数の定義との間に付加される。変数 X_1 の使用 f (X_1) を有するブロック 236 は、ブロック 226 でのファイ関数 $\Phi(X_1, X_5)$ と、ブロック 212 での変数 X_1 の定義との間に挿入される。同様に、変数 X_5 の使用 f (X_5) を有するブロック 238 は、ブロック 226 のファイ関数 Φ と、ブロック 228 での変数 X_5 の定義との間に挿入される。

【0034】使用ブロック 233 ~ 238 を付加すれば、制御フローグラフ 230 上で逆方向データフロー解析を実行して、グラフ中の基本ブロックのそれぞれについて生変数集合を決定できる。この解析は、反復プロセスとして実行することが好ましい。各反復では、プロセスは、基本ブロックの終わりで開始される。この解析を実行する場合、基本ブロック内で使用される変数は、そのブロックについての生変数集合に付加される。しかしながら、変数が同じ基本ブロック内でその後定義される場合、変数は、生集合から除去される。本発明の他の態様によれば、ファイ関数の引数内で変数を使用しても、その変数が生集合に付加されない。

【0035】図 10A には、逆方向データフロー解析の第 1 の反復を行った後の、図 9 の制御フローグラフ中の基本ブロック 212 ~ 238 のそれぞれについての生変数の集合が示されている。例えば、基本ブロック 212 について考えてみると、変数 Y は、 Y が式 $X_1 = Y$ に使用されているので、基本ブロック 212 の生集合に付加される。しかしながら、変数 X_1 は、基本ブロック 212 内で定義されているだけなので、基本ブロック 212 の生集合には付加されない。同様に、基本ブロック 219 の生変数集合は、この変数がブロック 219 内で使用されているので X_2 を含むが、この変数は基本ブロック 219 内で定義されているだけなので、 X_4 は含まない。基本ブロック 216、218 および 222 は、これらのブロックはそれぞれ変数の使用を含まないので空の生変数集合を有すると考えられる。基本ブロック 226、228 内の変数の唯一の使用は、ファイ関数の引数内にあり、したがって本発明によれば無視される。したがって、基本ブロック 226 および 228 の生変数集合も空である。基本ブロック 233 ~ 238 は、上述のように、様々な変数の使用を表すために制御フローグラフ 230 に明確に付加された。これらの基本ブロックそれ

ぞれの生集合 (図 10A に図示) は、関連する変数のそれらの明確な使用を反映する。制御フローグラフ 230 中の残りの二つの基本ブロック、ブロック 214 と 224 は、それぞれ、図 10A に詳細に示されているように、変数 X_2 の使用を含む。

【0036】本発明によれば、逆方向データフロー解析のプロセスは、反復して実行することが好ましい。本発明の逆方向データフロー解析の第 2 の反復では、考慮中の基本ブロックの直後の基本ブロックの生変数集合も、生変数集合解析で考慮される。これらの後続のブロックは、通常、子ブロックと呼ばれ、子ブロックの直前の基本ブロックは、通常親ブロックと呼ばれる。したがって、子ブロックの生変数集合の結合も、プロセスの第 2 の反復で親ブロックの生変数集合の決定に含まれる。さらに、この解析は、最後の基本ブロック、ブロック 224 で開始し、制御フローグラフを逆方式に進行し、図 9 に示される制御フローグラフ 230 の第 1 の基本ブロック、ブロック 212 で終了することが好ましい。

【0037】図 10B には、本発明の逆方向データフロー解析の第 2 の反復の後の、制御フローグラフ 230 中の基本ブロック 212 ~ 238 それぞれの生変数集合が示されている。制御フローグラフ 230 の終わりの基本ブロック 224 から始めて、このブロックの生集合は、ブロック 224 に子ブロックがなくなったので、不変である (X_2 の使用のみを含んだままである)。基本ブロック 214 の生変数集合も不変である。変数 X_2 は、「while」ステートメント ($X_2 < 10$) の引数内でこの変数を使用するので、プロセスの第 1 の反復の後に、すでにブロック 214 の生変数集合内にある。 X_2 がすでにブロック 214 の生変数集合内にあるので、ブロック 214 に対する子ブロックであるブロック 224 の生集合内でこの変数を考慮することによって変化は生じない。

【0038】図 10A と図 10B を比較すると、さらに、明らかに異なる理由からではあるが、基本ブロック 226 の生変数集合も不変であることが分かる。基本ブロック 214 は、ブロック 226 の子ブロックである。したがって、第 2 の反復で、基本ブロック 216 の生集合内の変数 X_2 は、ブロック 226 の生変数を決定する際に考慮される。したがって、変数 X_2 は基本ブロック 226 の生変数に最初に付加されるが、その場合ブロック 226 もファイ関数の式 $X_2 = \Phi(X_1, X_5)$ 中の変数 X_2 の定義を含むので、その後除去される。

【0039】基本ブロック 238 についての考察では、ブロック 238 の子ブロック 226 は、空の生変数集合をまだ有しているように見えた。したがって、親ブロック 238 の生変数集合は不変である。しかしながら、基本ブロック 222 の生変数集合は、プロセスのこの第 2 の反復で変化する。第 1 の反復では、基本ブロック 222 は、空の生変数集合を有する。基本ブロック 222 の

子ブロックである基本ブロック 238 の生集合の付加により、変数 X_5 がブロック 222 の生集合に付加される。

【0040】基本ブロック 238 の生変数集合についての考察も、本発明の逆方向データフロープロセスを例示する際に役立つ。第 1 の反復では、ブロック 228 内で使用される唯一の変数、変数 X_2 および X_4 は、ファイ関数の引数であり、したがって無視される。変数 X_5 は、ブロック 228 内で「定義」されるだけなので、これもプロセスの第 1 の反復でブロック 228 の生変数集合に付加されない。ブロック 228 の子ブロックである基本ブロック 222 の生変数集合を付加すると、プロセスの第 2 の反復で、変数 X_5 は、最初にブロック 228 の生変数集合に付加されるが、その場合「使用」のために生集合に最初に付加された変数は、基本ブロック内で「定義」されなければ、次いで削除されるので、生集合から除去される。データフロー解析は逆方向に実行されるので、基本ブロック 228 内の変数 X_5 の定義は、子ブロック 222 の生変数集合を付加することによって行われる変数 X_5 の付加の後で起こる。引き続いて、基本ブロック 218 の生変数集合は不変であり、プロセスの第 2 の反復で空集合である。基本ブロック 234 の生変数集合内の変数 X_2 は、最初にブロック 218 の生集合に付加されるが、ブロック 218 内の変数 X_2 を後で定義するために次いで除去される。変数 X_4 も同様に（ブロック 219 の子ブロックであるブロック 233 の生集合内にあるので）、最初に基本ブロック 219 の生集合に付加されるが、ブロック 219 内の変数 X_4 を後で定義するために次いで除去される。

【0041】図 10A と図 10B に示される様々な基本ブロックの生変数集合を比較すると、生変数集合の変化は、基本ブロック 216 内と基本ブロック 222 内の両方で起こることが分かる。上述のように、変数 X_5 は、ブロック 222 の子ブロックであるブロック 238 の生集合内の変数がブロック 222 の解析で考慮された場合、ブロック 222 の生集合に付加された。同様に、プロセスの第 1 の反復では、ブロック 216 内で使用される変数がないので、ブロック 216 の空集合が得られた。しかしながら、第 2 の反復では、ブロック 216 の子ブロック（ブロック 218 および 219）の生集合内の変数を考慮した。ブロック 218 は空の生変数集合を有するが、ブロック 219 の生変数集合は変数 X_2 を含む。

【0042】本発明の他の態様によれば、制御フローグラフ中の基本ブロックそれぞれの生変数集合を決定するステップは、結果が不変になるまで反復して繰り返される。後の各反復では、子ブロックの生変数集合の結合は、親ブロックの生集合を決定する際に再び考慮される。上記の例では、ブロック 216 およびブロック 222 の生変数集合は、第 1 の反復と第 2 の反復の間で変化

した。したがって、プロセスは、第 3 の反復で繰り返される。図 10C には、上記の逆方向データフロープロセスの第 3 の反復を実行した後の、制御フローグラフ 230 中の基本ブロック 212 ~ 238 それぞれの生集合が示されている。図 10B と図 10C を比較すると、基本ブロック 212 ~ 238 のうちのどのブロックについても第 2 の反復と第 3 の反復の間で変化する生変数集合はないことが分かる。したがって、生変数集合を決定するプロセスは完了する。

10 【0043】プログラム中の基本ブロックの生変数集合を決定すると、様々なレジスタ割当て技法および変数優先順位付け技法を使用して、スピルオーバーを回避できる。上述のように、スピルオーバーは、プログラムの実行中に操作する必要のある変数の数が、CPU 内のレジスタの数を越えた場合に生じる。

【0044】レジスタ割当ての代わりにの技法として、CPU レジスタの数よりも少ないメンバーの生変数集合を有するプログラム部分が最初に実行され、次いで CPU レジスタの再割当てが続いて実行され、その後プログラムの次の部分が実行されるようにプログラムの実行を分割できる。したがって、本発明は、スピルオーバーを回避し、かつターゲットコンピュータプログラムの実行の速度を高めるより効率的なプロセスを提供する。グラフ色付けを必要とするプロセスなど、変数優先順位付けプロセスおよびレジスタ割当てプロセスの実行は、図 1 に示されるコンピュータによって実行される。この例では、本発明のプロセスに従って決定される生変数集合は、メモリ 4 内に記憶される。

20 【0045】当業者は、本発明の範囲から逸脱することなく、本願に開示した本発明の好ましい実施形態の様々な修正および変更が可能であることを理解するであろう。したがって、本発明の範囲は、上記に述べた特定の発明の実施形態に限定すべきではなく、以下に示す請求項およびその同等物によってのみ規定すべきである。

【図面の簡単な説明】

【図 1】 本発明が実施される CPU と従来のメモリを含む、コンピュータの一部を示す図である。

【図 2】 コードオブティマイザの位置を示す代表的なコンパイラを示す図である。

40 【図 3】 コードオブティマイザの大規模編成を示す図である。

【図 4】 図 3 のレジスタ割当て部の編成を示す図である。

【図 5】 干渉グラフを構成する場合のステップを表す図である。

【図 6】 各ブロックの生集合内の変数を見つけるプロセスを示す図である。

【図 7】 コンピュータプログラムの一部についての制御フローグラフの一例を示す図である。

50 【図 8】 単一静的割当て変換を適用した後の、図 7 に

示されるコンピュータプログラムの一部についての制御フローグラフである。

【図 9】 本発明のプロセスによる変換を実行した後の、図 7 に示されるプログラム部分についての制御フローグラフである。


【図 10】 図 9 の制御フローグラフによって表されるプログラム部分の様々な基本ブロックについての生変数の集合を示すチャートである。

【符号の説明】


- 1 プロセッサ
2 入出力部
3 中央演算処理装置

- 4 メモリ部
5 キーボード
6 ディスプレイ装置
7 CD-ROM 駆動装置
8 CD-ROM 媒体
9 ディスク記憶装置
10 プログラム
20 最適化コンパイラ
24 前端コンパイラ
26 コードオブティマイザ
28 後端コード生成器

【図 1】




【図 7】




【図 2】

最適化コンパイラ




【図 8】



【図 3】

最適化コンパイラ後端の大規模編成



【図 10】

ブロック	生集合
12	y
14	x2
16	θ
18	θ
19	x2
22	θ
24	x2
26	θ
28	θ
33	x4
34	x3
36	x1
38	x5

A

ブロック	生集合
12	y
14	x2
16	x2
18	θ
19	x2
22	x5
24	x2
26	θ
28	θ
33	x4
34	x3
36	x1
38	x5


B

ブロック	生集合
12	y
14	x2
16	x2
18	θ
19	x2
22	x5
24	x2
26	θ
28	θ
33	x4
34	x3
36	x1
38	x5


C

【図 4】

レジスタ割当て編成




【図 9】



【図5】


干渉グラフの構成



【図 6】

各ブロックの生集合の変数を見つける

120



フロントページの続き

(72)発明者 デビッド・ジイ・シュワルツ
アメリカ合衆国 78212 テキサス州・サ
ン アントニオ・イー オルモス ドライ
ブ・501

**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ **BLACK BORDERS**
- ☐ **IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- ☒ **FADED TEXT OR DRAWING**
- ☐ **BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- ☐ **SKEWED/SLANTED IMAGES**
- ☐ **COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- ☐ **GRAY SCALE DOCUMENTS**
- ☐ **LINES OR MARKS ON ORIGINAL DOCUMENT**
- ☐ **REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- ☐ **OTHER:** _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.